|
Quartus II Advanced Workshop
|
|
Ziele
|
- Reduzierung der Einarbeitungszeit
- Kennenlernen der Cyclone Architektur
- Vorgehensweise anhand von Beispielen
- Einstieg in die Timing-Analyse
- Simulation und Hardware-Debug
- Designstrategien
|
|
Rahmenbedingungen
|
- Erste Erfahrungen mit Quartus II als Voraussetzung wünschenswert, aber nicht zwingend notwendig
- Die niedrige Teilnehmerzahl (max. 6 Personen) garantiert eine individuelle Betreuung
- Schulungs-PCs mit Windows 7 werden für jeden Teilnehmer gestellt
|
|
Agenda
|
- Einführung
- PLD-Design Flow
- Cyclone IV / V Architektur
- TimeQuest Timing Analyse
- Assignment Editor / Pinplaner
- Embedded RAM
- Clocknetze und PLLs
- I/O Features
- RTL / Technologie Map Viewer
- Settings und Timing Optimierung
- Hardware Debug Tools
- Incremental Flow
- Chip Planner
- Simulation
- Programmer
- MAX II Architektur
- Arria II / V Architektur
- External Memory Interface
|