|
|
VHDL Workshop
|
|
Ziele
|
- Intensive Einarbeitung in die VHDL Sprache zur Synthese in FPGA mit Altera Quartus II
- Erarbeitung der verschiedenen VHDL-Konstrukte anhand von Beispielen
- Simulation mit Altera Modelsim
|
|
Rahmenbedingungen
|
Der VHDL-Workshop ist gedacht:
- für den VHDL-Einsteiger
- für den VHDL-Anwender, der das Synthese-Resultat seines VHDL-Designs optimieren will
- und/oder die Möglichkeiten der Simulation vertiefen möchte (Testbench)
- Die niedrige Teilnehmerzahl (max. 6 Personen) garantiert eine individuelle Betreuung
- Schulungs-PCs mit Windows 7 werden für jeden Teilnehmer gestellt
|
|
Agenda
|
- Einführung
- Quartus II / Top-Down / Bottom-Up
- Objekte, Process
- Signale und Variablen
- RTL (Register Transfer Level), Technology Map Viewer
- Bibliotheken
- Hierarchie
- Testbenches, Simulation
- Modelsim Simulations-Tool
- Optimierung
- Pragma, Attribute und Assignments
- Coding Style Guide
- Debug Tools
|
|
|